最小化单根信号线质量的一些PCB设计建议
1. 使用受控阻抗线；
2. 理想情况下，所有信号都应该使用完整的电源或地平面作为其返回路径，关键信号则使用地平面作为返回路径；
3. 信号的返回参考面发生变化时，在尽可能接近信号换层孔的位置增加至少一个返回路径互连过孔，其孔间隔距离通常为所关注最高信号谐波波长的1/6；
4. 如果使用不同的电源平面作为信号参考面，则应通过保持尽可能薄的介质厚度来保持不同电源平面之间的紧密耦合；
5. 如果电源返回平面不同，当信号换层时，在不同电源平面之间需增加多个低电感去耦电容器进行桥接；
6. 利用二维场求解器计算叠构的目标特性阻抗，需包括阻焊层、走线厚度、隔层参考的影响；
7. 点到点网络拓扑中，使用源端匹配电阻；
8. 多分支网络拓扑中，使用终端匹配电阻；
9. 信号分支中的传播延时应小于最快信号上升沿时间的20%；
10. 端接匹配电阻需尽可能地靠近封装焊盘；
11. 最好的端接匹配是在裸芯片端口处；
12. 仿真模拟时，需要关注不同工况拐角（corner）下的信号质量；
13. 信号返回路径的宽度至少为信号线宽的3倍；
14. 信号布线时，宁愿绕路，也不可跨越不连续点和空隙；
15. 使用SMT电阻以获取更小的环路电感；
16. 当上升时间小于150ps时，尽一切可能减小SMT电阻的环路电感，或考虑使用集成或嵌入式电阻；
17. 过孔通常等效为容性，去除非功能焊盘、最小化过孔焊盘尺寸、增大反焊盘尺寸可以有效降低其容性影响；
18.可以考虑在低成本连接器的焊盘处增加一些容性处理方式，以补偿其通常存在的较高电感；
19. 差分布线，应自始至终保持恒定的差分阻抗设计，如果线间距必须改变，可以通过调整线宽以保持阻抗不变；
20. 尽可能地避免差分线之间的非对称现象；
21. 将补偿长度添加到差分对中的短线处，并靠近产生长度不对称的位置；
22. 如果数据速率高于5Gbps或线路较长，考虑差分线松耦合以获取更宽的线路和更低的线路损耗；
23. 尽可能避免共面耦合设计；
24. 抑制共模影响，应在源端着手解决，而非接收端；
25. 如果高频损耗很重要，尽可能地控制阻抗恒定；
26. 如果高频损耗很重要，可以使用更低耗散因子的层压板；
27. 如果高频损耗很重要，可以使用加重和均衡技术；
28. 一切信号问题，换了场景，都需要进行仿真判断，而非参考经验。
以上内容摘选自“100+ PCB design guidelines to minimize signal integrity problems, Eric Bogatin”
