综合EETOP论坛上的解答以及自己的仿真,一般来说一个电路有可能存在一个以上满足KCL/KVL电路方程的解(工作点)这些解中有的是稳定解, 有的可能是非稳定解. 其区别在于, 如果电路目前工作在稳定解, 当出现扰动时(比如实际电路中的噪声), 电路会自动回到稳定解; 而如果电路目前处于非稳定解, 则当任何扰动出现时, 电路会偏离这个解过渡到另一个稳定解(比如带正反馈的latch电路的亚稳态工作点). 对于不稳定的解, 只在理想情况下存在, 由于实际电路总是有噪声扰动, 固电路实际不停留在这个工作点上;
而如果一个BG电路存在两个以上的稳定解, 或者把这些稳定解称为简并工作点的话, 其中只有一个是目标工作点, 则需要增加启动电路使其它简并工作点变成非解(即它不再是满足带启动电路后的KVL/KCL电路方程的解)或者变成非稳定解(只在理想无噪声时存在).
1.稳定解,当偏置电压大于需要的目标电压,运放会输出拉低它,反之亦然。
就是个负反馈过程,相位裕度够了就被牢牢钳制在那。
2.多个稳定解,需要启动电路避开不要的解。一般0是一个,另外是需要的。
多个解的话就更麻烦点。
加了启动电路进行仿真仍然有三个简并点,原因如下:
- 由于运放的输入电流是由bandgap提供的,启动的过程中运放的输入电流不稳定导致运放工作不正常
- 运放中的零极点比较多
简并点仿真方法:断开BG环路,断环处扫描DC,并检测输出端的DC,二者交点即为简并点。
如下图所示,将运放的输出端与MOS管的栅端断开(图中的iprobe是为了仿真稳定性的,与简并点无关),在vp1处加电压vdc,设置其值为x,从0到1.8进行扫描,观察运放输出电压的变化。
这里我减小了bandgap输出电流的MOS管的尺寸,让运放的偏置电流为5uA且运放中的各个管子都工作在饱和区,此时只有一个简并点。仿真如下图所示。
本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)