我是 Verilog 新手,并且遇到了很多麻烦。例如,我想要一个包含八个单元的数组,每个单元都是 8 位宽。以下不起作用:
reg [7:0] transitionTable [0:7];
assign transitionTable[0] = 10;
仅仅做也不行transitionTable[0] = 10;
or transitionTable[0] = 8'h10;
有任何想法吗?
(如果它不明显且不相关:我想制作一个有限状态机,并在数组中指定状态转换,因为这看起来比大规模的情况切换更容易。)
使用时assign
你应该将数组声明为wire
代替reg
.
本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)