程序员经验分享-hwhale

FPGA学习笔记(一)__电平知识

2023-11-20

常见电平标准

概述： 数字系统之间如果需要通信，就必须遵循相同的双阈值电平判定标准(什么条件时为1，什么条件时为0)，以下介绍常见的电平标准。

1.TTL电平标准

  TTL(Transistor-Transistor Logic)，晶体管-晶体管逻辑电平。
工作于TTL接口标准下的数字电路，其内部的有源器件的标准电源供给应为5V。输出输入如下：

输入 逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.8V
输出 逻辑1 的电压要求为大于或等于2.4V，逻辑0 的电压要求为小于或等于0.5V

对于输出、输入端的电压要求，可以看出输出端的电压输出要求要比输入端的双阈值判定标准更加严格，这样做主要是考虑到噪声的干扰以及电信号在输出与输入间的传输速度，从而让双阈值判定更加可靠，下同。

2.LVTTL电平标准

  由于2.4V到5V之间还有很大空间，这对改善噪声干扰并没有明显的提高，而且会增加系统的功耗，并且由于数字逻辑1、0之间电平相差较大，还会影响到数字电路的响应速度。所以产生了LVTTL-Low Voltage Transistor-Transistor Logic，即低压TTL电平标准。LVTTL又有LVTTL3V3和LVTTL2V5：

(1).LVTTL3V3

内部有源器件的标准电源供给为3.3V，如我们常用的部分单片机，输出、输入情况如下：

输入 逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.8V
输出 逻辑1 的电压要求为大于或等于2.4V，逻辑0 的电压要求为小于或等于0.4V

(2).LVTTL2V5

内部有源器件的标准电源供给为2.5V，输出、输入情况如下：

输入 逻辑1 的电压要求为大于或等于1.7V，逻辑0 的电压要求为小于或等于0.7V
输出 逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.2V

3.CMOS电平标准

  CMOS(Complementary Metal Oxide Semiconductor)，这种接口电平标准初衷是用于基于CMOS、PMOS组成的MOS管结构的数字系统之间的。工作于CMOS接口标准下的数字电路，其内部有源器件电源供给为5V，输入输出如下：

输入 逻辑1 的电压要求为大于或等于1.45V，逻辑0 的电压要求为小于或等于0.5V
输出 逻辑1 的电压要求为大于或等于3.5V，逻辑0 的电压要求为小于或等于1.5V

COMS与TTL接口相比，有了更大的噪声容限，并且其输入阻抗也远大于TTL输入阻抗。

4.LVCOMS电平标准

  同TTL一样，鉴于功耗和响应速度的考虑，CMOS也同样衍生出了LVCOMS接口标准，并且由于COMS管相对于三极管的导通门限更加低，因此LVCOMS比LVTTL更容易使用较低的电压进行通信。

(1).LVCOMS3V3

内部有源器件的标准电源供给为Vcc=3.3V

输入 逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.7V
输出 逻辑1 的电压要求为大于或等于3.2V，逻辑0 的电压要求为小于或等于0.4V

(2).LVCOMS2V5

内部有源器件的标准电源供给为Vcc=2.5V

输入 逻辑1 的电压要求为大于或等于1.7V，逻辑0 的电压要求为小于或等于0.7V
输出 逻辑1 的电压要求为大于或等于2.0V，逻辑0 的电压要求为小于或等于0.4V

(3).LVCOMS1V8

内部有源器件的标准电源供给为Vcc=1.8V，当然这是由一定容忍度的，与之前介绍的电平标准不同，这个容忍度会影响它的输入输出情况：

输入 逻辑1 的电压要求为大于或等于0.65倍的Vcc，逻辑0 的电压要求为小于或等于0.35倍的Vcc
输出 逻辑1 的电压要求为大于或等于Vcc-0.45V，逻辑0 的电压要求为小于或等于0.45V

如果Vcc精确为1.8V：

输入 逻辑1 的电压要求为大于或等于1.17V，逻辑0 的电压要求为小于或等于0.63V
输出 逻辑1 的电压要求为大于或等于1.35V，逻辑0 的电压要求为小于或等于0.45V

(4).LVCOMS1V5

内部有源器件的标准电源供给为Vcc=1.5V

输入 逻辑1 的电压要求为大于或等于0.65倍的Vcc，逻辑0 的电压要求为小于或等于0.35倍的Vcc
输出 LVCOMS1V5没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

如果Vcc精确为1.5V：

输入 逻辑1 的电压要求为大于或等于0.975V，逻辑0 的电压要求为小于或等于0.525V
输出 LVCOMS1V5没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

(5).LVCOMS1V2

内部有源器件的标准电源供给为Vcc=1.2V

输入 逻辑1 的电压要求为大于或等于0.65倍的Vcc，逻辑0 的电压要求为小于或等于0.35倍的Vcc
输出 LVCOMS1V2没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

如果Vcc精确为1.2V：

输入 逻辑1 的电压要求为大于或等于0.78V，逻辑0 的电压要求为小于或等于0.42V
输出 LVCOMS1V2没有明确要求，但是肯定是逻辑1越接近Vcc越好，逻辑0越接近0V越好

5.RS232

  RS232总线标准共设有25条信号线，RS232的标准电源供给为±12V或±15V

逻辑1 -15~3V
逻辑0 3~15V

6.RS485

  RS485采用差分的形式来传递信息的，因此抗干扰要优于RS232。

逻辑1 两线之间的电压差要求为2~6V之间
逻辑0 两线之间的电压差要求为-6~-2V之间

7.CAN总线电平

  CAN总线电平基础电平为2.5V,上到3.5V，下到1.5V。

在这里插入图片描述

逻辑1 (隐性) CAN_H与CAN_L之间的电平差为2V
逻辑0 (显性) CAN_H与CAN_L之间的电平差为0V
本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)

FPGA

FPGA学习笔记(一)__电平知识 的相关文章

  • FPGA笔记8——串口通信（回环实验）

    目录 串口通信原理 串行通信基础知识 处理器与外部设备通信的两种方式 串行通信的通信方式 串行通信的传输方向 常见的串行通信接口 异步串口通信UART基础知识 数据格式 传输速率 接口标准 RS232接口 串口通信实验RS 232 实验任务

  • STA（静态时序分析） 详解：如何计算最大时钟频率，以及判断电路是否出现时钟违例（timing violation）?

    1 什么是STA STA 静态时序分析 是时序验证的一种方法 用于计算和分析电路是否满足时序约束的要求 2 为什么需要STA 电路能否正常工作 其本质上是受最长逻辑通路 即关键路径 的限制 以及受芯片中存储器件的物理约束或工作环境的影响 为

  • SmartFusion从FPGA到ARM（四）——MSS_TIMER定时器的使用

    文章目录 1 定时器资源简介 2 MSS TIMER库函数简介 3 简单的周期性中断 4 自定义产生波形 5 64位定时器的使用 6 单次中断模式 系列教程 SmartFusion从FPGA到ARM系列教程 1 定时器资源简介 SmartF

  • Xilinx平台SRIO介绍（二）SRIO IP核基础知识

    使用SRIO IP核必须掌握的基础知识 理解了这篇 剩下的只是代码罢了 汇总篇 Xilinx平台SRIO介绍 汇总篇 目录 前言 SRIO RapidIO GT 有什么关系

  • 硬件设计---了解电源篇

    1 概述 在高速电路设计中一块单板上常存在多种电源 3 3V 1 8V 1 2V 1 0V 0 9V 0 75V等 有时光是对FPGA供电就需要五六种电源 为了便于使用往往用户只需要提供一种或几种电源 然后经过板上电源模块转换到各个目标电源

  • 用Vscode编辑verilog代码配置

    这篇教程感觉很详细了 我这里分享一下vscode和插件的安装包链接 都是官网下载的 放心食用 用VSCode编辑verilog代码 iverilog编译 自动例化 自动补全 自动格式化等常用插件 链接 https pan baidu com

  • Xilinx 7系列芯片选型手册的资源量怎么看

    推荐阅读AMD官方文档 该文档介绍了各种资源的具体含义 链接 7 Series FPGAs Configurable Logic Block User Guide UG474 以XC7A35T为例 Logic Cells 逻辑单元 对于7系

  • Verilog之assign

    Verilog中的关键词assign主要用于如下两个地方 数据流建模 用于数据流建模的显示连续赋值语句语法格式如下

  • 输入延时（Input Delay）与输出延时（Output Delay）

    一 设置输入延时 Input Delay 1 不同的路径需要使用不同的约束 2 输入延时的定义 由下图可以看出Input Delay是以上游芯片的时钟发送沿为参考 上游的输出数据到达FPGA的外部输入端口之间的延迟 输入延迟 input d

  • win10下安装vivado 2018.3之后ise14.7 的impact 无法使用

    软件版本号 操作系统win10 ise14 7 vivado 2018 3 ise14 7 在win10里面问题总结 1 ise14 7 闪退问题 比较好解决 论坛上比较多的解决方法 2 ise 14 7 windows 10 版本的ise

  • verilog 基本语法 ｛｝大括号的使用

    的基本使用是两个 一个是拼接 一个是复制 下面列举了几种常见用法 基本用法 表示拼接 第一位 第二位 表示复制 4 a 等同于 a a a a 所以 13 1 b1 就表示将13个1拼接起来 即13 b1111111111111 拼接语法详

  • 基于FPGA的AHT10传感器温湿度读取

    文章目录 一 系统框架 二 i2c接口 三 i2c控制模块 状态机设计 状态转移图 START INIT CHECK INIT IDLE TRIGGER WAIT READ 代码 四 数据处理模块 串口 代码 五 仿真 testbench设

  • VHDL：按钮去抖动（或不去抖动，视情况而定）

    我已阅读其他帖子 但似乎无法修复我的 我是 VHDL 新手 所以我确信这是一个简单的修复 简而言之 按钮没有防抖 代码编译和比特流程序 在测试台中 按下按钮可以工作 但输出 LED 不会改变 在板上 按下按钮会使随机 LED 亮起 我猜是因

  • 异步FIFO设计之格雷码

    目录 二进制转格雷码 格雷码转二进制 相邻的格雷码只有1bit的差异 因此格雷码常常用于异步fifo设计中 保证afifo的读地址 或写地址 被写时钟 或读时钟 采样时最多只有1bit发生跳变 在不考虑路径延时的情况下 因为源数据 读写地址

  • 使用 VHDL 实例化 FPGA 中的 RAM

    我试图按照中的指导实现双端口 RAM这篇优秀的博文 http danstrother com 2010 09 11 inferring rams in fpgas 然而 ModelSim 在编译时给出以下警告 Warning fifo ra

  • Linux驱动程序DMA传输到PC作为主机的PCIe卡

    我正在开发一个 DMA 例程 将数据从 PC 传输到 PCIe 卡上的 FPGA 我阅读了 DMA API txt 和 LDD3 ch 15 详细信息 但是 我不知道如何从 PC 到 PCIe 卡上的一致 iomem 块进行 DMA 传输

  • 如何使用 Verilog 和 FPGA 计算一系列组合电路的传播延迟？

    我是 FPGA 和 HDL 的新手 但我正在尝试学习 但无法弄清楚这一点 如何通过多个级别的组合逻辑来计算或估计传播延迟 我可以仅凭经验确定这一点 还是可以在设计时弄清楚 在这种情况下 我使用 FPGA 来实现奇偶校验设置和检查电路 该电路

  • 赋值语句中的“others=>'0'”是什么意思？

    cmd register process rst n clk begin if rst n 0 then cmd r lt others gt 0 elsif clk event and clk 1 then cmd r lt end if

  • 从 OpenCV 代码到 FPGA 代码的转换是否比 Matlab 代码更容易？ [关闭]

    Closed 这个问题正在寻求书籍 工具 软件库等的推荐 不满足堆栈溢出指南 help closed questions 目前不接受答案 我想做一个关于图像处理的项目 我想知道如果我想在FPGA上实现这个项目 我应该在第一阶段选择Matla

  • 在 Verilog 程序中使用连续分配？

    在 Verilog 程序中使用连续赋值是否可能和 或有用 例如 是否有任何理由将assign里面一个always堵塞 例如这段代码 always begin assign data in Data end 此外 是否可以用这种方法生成顺序逻

随机推荐

  • 4个开源的Java代码静态分析工具

    1 PMD PMD是一款采用BSD协议发布的Java程序代码检查工具 该工具可以做到检查Java代码中是否含有未使用的变量 是否含有空的抓取块 是否含有不必要的对象等 该软件功能强大 扫描效率高 是Java程序员debug的好帮手 PMD支

  • Lex和Yacc应用教程(四).语法树的应用

    Lex和Yacc应用方法 四 语法树的应用 草木瓜 20070515 一 序 不论什么语言 语法结构总是那几种 可以想象任何程序体都可以解释成一棵语法树 语法树的本质是递归 很显然Yacc文法的核心思想也是递归 本文就通过具体实例 使用Ya

  • cesium加载影像的问题解决

    我用gdal把web墨卡托转为经纬度 再切分片时 发现对不上影像 经过两天排查 发现竟然是前端写错 viewer scene imageryLayers addImageryProvider new Cesium UrlTemplateIm

  • vscode乱码

    vscode中文乱码怎么解决 vscode是一款跨平台源代码编辑器 能够在桌面上运行 并且能够用途windows macOS以及Linux 但是有不少小伙伴们在使用vscode时 输入输出的却是中文代码 也不知道如何解决 那么今天小编就来告

  • Ribbon负载均衡策略DynamicServerListLoadBalancer的ServerListFilter解读

    一 DynamicServerListLoadBalancer在类图中的位置 二 DynamicServerListLoadBalancer源码解读 1 关键代码请见注释 2 源码位置 ribbon master ribbon loadba

  • JDK 8 List集合使用记录

    JDK8 的新特性给我们开发带来了很大的便利性 先声明 我没有系统的去学习 JDK8的这些所有新特性 本文只是记录一些我个人日常开发中常遇到的一些 JDK8 的新特性方法 1 提取对象集合中的某一属性集合 List lt 对象 gt gt

  • 【文件I/O】（一）标准I/O

    标准I O 库函数 一 I O相关知识 1 1最早接触的I O 1 2I O的种类 1 3库函数和系统调用 1 4什么是FILE 二 标准I O函数 1 fopen fclose strerror perror 打开 关闭文件 输出错误码信

  • 2022年网络安全比赛--数据库服务渗透测试中职组（超详细）

    2022年数据库服务渗透测试解析 一 竞赛时间 180分钟 共计3小时 二 竞赛阶段 竞赛阶段 任务阶段 竞赛任务 竞赛时间 分值 1 通过分析靶机Server01页面信息 寻找漏洞页面 将WEB服务存在SQL注入漏洞的页面名称作为Flag

  • 电脑提示vcomp100.dll丢失错误怎么办？（多种修复方法介绍）

    vcomp100 dll是由 Microsoft 开发的动态链接库 DLL 它是几个基于图形的应用程序 例如 Photoshop 以及多个游戏 例如巫师 3 所必需的 vcomp100 dll的作用包括 提供多线程支持 vcomp100 d

  • logback日志在项目启动后立刻清理历史日志

    扣扣技术分享交流群 1125844267 背景 搭了一个maven项目 只有一个main方法 然后打成一个jar包以供别的程序去启动执行 项目中配置了logback日志策略 但是在生产环境下发现日志可以正常生成 但是没有删除历史日志 设置的

  • 最全面、最详细web前端面试题及答案总结

    最全面 最详细web前端面试题及答案总结 总结不易 希望可以帮助到即将面试或还在学习中的web前端小伙伴 祝面试顺利 拿高薪 本章是HTML考点的 重难点 因此我们采 简略回答的 式进 撰写 所以不会有太多详细的解释 我们约定 每个问题后我

  • STM32外部EXTI中断笔记（开始于2021-07-13）

    STM32外部EXTI中断笔记 1 EXTI简介 在STM32上外部中断线共有19个 互联型 其上每个GPIO都可作外部中断输入 供GPIO的外部中断线供有16个 EXTI Line x x 0 15 stm32只分配7个中断向量给这16个

  • beego+goAdmin+mysql+docker+natapp作为微信小程序地服务器“伪部署”

    写在前面的话 1 为什么我要叫伪部署 答 因为我把它们放在服务器运行 都是开发模式 生产模式实在不会弄 所以就这样了 2 系统环境 答 腾讯云服务器 系统为 ubuntu 版本不记得 应该是比较高的 3 前提假设 答 假设你的服务器已经安装

  • Nginx启动报No mapping for the Unicode character exists in the target multi-byte code pa

    安装路径不能含有中文

  • UnityVR--组件3--Line Renderer--线性渲染

    目录 线性渲染组件简介 绘制线条Line Renderer组件介绍 绘制拖尾Trail Renderer组件介绍 应用1 使用Line Renderer绘制线段 应用1实现 使用系统工具或自定义工具绘制线段 应用2 Trail Render

  • 【数据结构】带你手撕八大排序

    目录 一 排序的基础知识 1 排序的概念 2 排序的应用 3 常见的排序算法 二 八大排序的实现 1 插入排序 直接插入排序 直接插入排序的特性总结 2 插入排序 希尔排序 希尔排序的特性总结 3 选择排序 直接选择排序 直接插入排序特性总

  • 老版迅雷5.8无限制经典版

    迅雷5 8不升级版是一款经典热门的P2P下载工具 迅雷5 8去广告绿色版已完全对弹出式广告进行屏蔽 并自动开启高速下载通道 支持磁力链接和网页下载 完美支持WIN8 1 WIN10 不定时检测去除无用组件 为用户提供绿色纯净的下载环境和高速

  • CentOS7 安装Teamviewer

    CentOS7 安装Teamviewer 下载 wget https download teamviewer com download teamviewer i686 rpm 安装 yum install y 文件名 在终端执行一下命令进行

  • 异步通信时钟亚稳态打拍

    为了降低亚稳态出现的概率把异步信号单比特打两排 将下面的即可 最后用第三位的数据就是打两拍后的结果 在这里插入代码片 reg 2 0 wr n r always posedge clk or nesedge rst n begin if r

  • FPGA学习笔记(一)__电平知识

    常见电平标准 文章目录 1 TTL电平标准 2 LVTTL电平标准 1 LVTTL3V3 2 LVTTL2V5 3 CMOS电平标准 4 LVCOMS电平标准 1 LVCOMS3V3 2 LVCOMS2V5 3 LVCOMS1V8 4 LV

热门标签