Xilinx FPGA中HR、HD、HP bank说明

2023-05-16

	HR bank	HP bank	HD bank
全称	High Range	High Performance	High Desity
名称	高范围bank	高性能bank	高密度bank
电压范围	1.2~3.3V	1.0~1.8V	1.2~3.3V
接口速率		支持高速接口	支持低速接口
IO pins总数	50	52	24
differential pairs	24	24	12

Standard HP I/O banks each have a total of 52 SelectIO. pins, optionally configurable
as (up to) 24 differential pairs.

Standard HD I/O banks each have a total of 24 SelectIO pins, optionally configurable as
(up to) 12 differential pairs.

如HD bank：

Pin	Pin Name	Memory Byte Group	Bank	I/O Type	Super Logic Region
AE14	IO_L12N_AD0N_44	NA	44	HD	NA
AE15	IO_L12P_AD0P_44	NA	44	HD	NA
AG15	IO_L11N_AD1N_44	NA	44	HD	NA
AF15	IO_L11P_AD1P_44	NA	44	HD	NA
AG13	IO_L10N_AD2N_44	NA	44	HD	NA
AG14	IO_L10P_AD2P_44	NA	44	HD	NA
AF13	IO_L9N_AD3N_44	NA	44	HD	NA
AE13	IO_L9P_AD3P_44	NA	44	HD	NA
AJ14	IO_L8N_HDGC_AD4N_44	NA	44	HD	NA
AJ15	IO_L8P_HDGC_AD4P_44	NA	44	HD	NA
AH13	IO_L7N_HDGC_AD5N_44	NA	44	HD	NA
AH14	IO_L7P_HDGC_AD5P_44	NA	44	HD	NA
AL12	IO_L6N_HDGC_AD6N_44	NA	44	HD	NA
AK13	IO_L6P_HDGC_AD6P_44	NA	44	HD	NA
AK14	IO_L5N_HDGC_AD7N_44	NA	44	HD	NA
AK15	IO_L5P_HDGC_AD7P_44	NA	44	HD	NA
AM13	IO_L4N_AD8N_44	NA	44	HD	NA
AL13	IO_L4P_AD8P_44	NA	44	HD	NA
AP12	IO_L3N_AD9N_44	NA	44	HD	NA
AN12	IO_L3P_AD9P_44	NA	44	HD	NA
AN13	IO_L2N_AD10N_44	NA	44	HD	NA
AM14	IO_L2P_AD10P_44	NA	44	HD	NA
AP14	IO_L1N_AD11N_44	NA	44	HD	NA
AN14	IO_L1P_AD11P_44	NA	44	HD	NA
AF14	VCCO_44	NA	44	NA	NA
AJ13	VCCO_44	NA	44	NA	NA

如HP bank：

Pin	Pin Name	Memory Byte Group	Bank	I/O Type	Super Logic Region
AE1	IO_L24N_T3U_N11_PERSTN0_65	3U	65	HP	NA
AE2	IO_L24P_T3U_N10_PERSTN1_I2C_SDA_65	3U	65	HP	NA
AD1	IO_L23N_T3U_N9_65	3U	65	HP	NA
AD2	IO_L23P_T3U_N8_I2C_SCLK_65	3U	65	HP	NA
AJ1	IO_L22N_T3U_N7_DBC_AD0N_65	3U	65	HP	NA
AH1	IO_L22P_T3U_N6_DBC_AD0P_65	3U	65	HP	NA
AF1	IO_L21N_T3L_N5_AD8N_65	3L	65	HP	NA
AF2	IO_L21P_T3L_N4_AD8P_65	3L	65	HP	NA
AH3	IO_L20N_T3L_N3_AD1N_65	3L	65	HP	NA
AG3	IO_L20P_T3L_N2_AD1P_65	3L	65	HP	NA
AJ2	IO_L19N_T3L_N1_DBC_AD9N_65	3L	65	HP	NA
AH2	IO_L19P_T3L_N0_DBC_AD9P_65	3L	65	HP	NA
AG1	IO_T3U_N12_65	3U	65	HP	NA
AD5	IO_T2U_N12_65	2U	65	HP	NA
AE4	IO_L18N_T2U_N11_AD2N_65	2U	65	HP	NA
AD4	IO_L18P_T2U_N10_AD2P_65	2U	65	HP	NA
AF3	IO_L17N_T2U_N9_AD10N_65	2U	65	HP	NA
AE3	IO_L17P_T2U_N8_AD10P_65	2U	65	HP	NA
AJ5	IO_L16N_T2U_N7_QBC_AD3N_65	2U	65	HP	NA
AJ6	IO_L16P_T2U_N6_QBC_AD3P_65	2U	65	HP	NA
AJ4	IO_L15N_T2L_N5_AD11N_65	2L	65	HP	NA
AH4	IO_L15P_T2L_N4_AD11P_65	2L	65	HP	NA
AG4	IO_L14N_T2L_N3_GC_65	2L	65	HP	NA
AG5	IO_L14P_T2L_N2_GC_65	2L	65	HP	NA
AF5	IO_L13N_T2L_N1_GC_QBC_65	2L	65	HP	NA
AE5	IO_L13P_T2L_N0_GC_QBC_65	2L	65	HP	NA
AF7	IO_L12N_T1U_N11_GC_65	1U	65	HP	NA
AE7	IO_L12P_T1U_N10_GC_65	1U	65	HP	NA
AG6	IO_L11N_T1U_N9_GC_65	1U	65	HP	NA
AF6	IO_L11P_T1U_N8_GC_65	1U	65	HP	NA
AF8	IO_L10N_T1U_N7_QBC_AD4N_65	1U	65	HP	NA
AE8	IO_L10P_T1U_N6_QBC_AD4P_65	1U	65	HP	NA
AD6	IO_L9N_T1L_N5_AD12N_65	1L	65	HP	NA
AD7	IO_L9P_T1L_N4_AD12P_65	1L	65	HP	NA
AH8	IO_L8N_T1L_N3_AD5N_65	1L	65	HP	NA
AG8	IO_L8P_T1L_N2_AD5P_65	1L	65	HP	NA
AH6	IO_L7N_T1L_N1_QBC_AD13N_65	1L	65	HP	NA
AH7	IO_L7P_T1L_N0_QBC_AD13P_65	1L	65	HP	NA
AH9	IO_T1U_N12_65	1U	65	HP	NA
AD9	IO_T0U_N12_VRP_65	0U	65	HP	NA
AE9	IO_L6N_T0U_N11_AD6N_65	0U	65	HP	NA
AD10	IO_L6P_T0U_N10_AD6P_65	0U	65	HP	NA
AG9	IO_L5N_T0U_N9_AD14N_65	0U	65	HP	NA
AG10	IO_L5P_T0U_N8_AD14P_65	0U	65	HP	NA
AG11	IO_L4N_T0U_N7_DBC_AD7N_65	0U	65	HP	NA
AF11	IO_L4P_T0U_N6_DBC_AD7P_SMBALERT_65	0U	65	HP	NA
AF12	IO_L3N_T0L_N5_AD15N_65	0L	65	HP	NA
AE12	IO_L3P_T0L_N4_AD15P_65	0L	65	HP	NA
AH11	IO_L2N_T0L_N3_65	0L	65	HP	NA
AH12	IO_L2P_T0L_N2_65	0L	65	HP	NA
AF10	IO_L1N_T0L_N1_DBC_65	0L	65	HP	NA
AE10	IO_L1P_T0L_N0_DBC_65	0L	65	HP	NA
AD11	VREF_65	NA	65	HP	NA
AD8	VCCO_65	NA	65	NA	NA
AF9	VCCO_65	NA	65	NA	NA
AG7	VCCO_65	NA	65	NA	NA

如HR bank：

Pin	Pin Name	Memory Byte Group	Bank	VCCAUX Group	Super Logic Region	I/O Type	No-Connect
H17	IO_0_35	NA	35	NA	NA	HR	NA
F16	IO_L1P_T0_AD0P_35	0	35	NA	NA	HR	NA
E16	IO_L1N_T0_AD0N_35	0	35	NA	NA	HR	NA
D16	IO_L2P_T0_AD8P_35	0	35	NA	NA	HR	NA
D17	IO_L2N_T0_AD8N_35	0	35	NA	NA	HR	NA
E15	IO_L3P_T0_DQS_AD1P_35	0	35	NA	NA	HR	NA
D15	IO_L3N_T0_DQS_AD1N_35	0	35	NA	NA	HR	NA
G15	IO_L4P_T0_35	0	35	NA	NA	HR	NA
G16	IO_L4N_T0_35	0	35	NA	NA	HR	NA
F18	IO_L5P_T0_AD9P_35	0	35	NA	NA	HR	NA
E18	IO_L5N_T0_AD9N_35	0	35	NA	NA	HR	NA
G17	IO_L6P_T0_35	0	35	NA	NA	HR	NA
F17	IO_L6N_T0_VREF_35	0	35	NA	NA	HR	NA
C15	IO_L7P_T1_AD2P_35	1	35	NA	NA	HR	NA
B15	IO_L7N_T1_AD2N_35	1	35	NA	NA	HR	NA
B16	IO_L8P_T1_AD10P_35	1	35	NA	NA	HR	NA
B17	IO_L8N_T1_AD10N_35	1	35	NA	NA	HR	NA
A16	IO_L9P_T1_DQS_AD3P_35	1	35	NA	NA	HR	NA
A17	IO_L9N_T1_DQS_AD3N_35	1	35	NA	NA	HR	NA
A18	IO_L10P_T1_AD11P_35	1	35	NA	NA	HR	NA
A19	IO_L10N_T1_AD11N_35	1	35	NA	NA	HR	NA
C17	IO_L11P_T1_SRCC_35	1	35	NA	NA	HR	NA
C18	IO_L11N_T1_SRCC_35	1	35	NA	NA	HR	NA
D18	IO_L12P_T1_MRCC_35	1	35	NA	NA	HR	NA
C19	IO_L12N_T1_MRCC_35	1	35	NA	NA	HR	NA
B19	IO_L13P_T2_MRCC_35	2	35	NA	NA	HR	NA
B20	IO_L13N_T2_MRCC_35	2	35	NA	NA	HR	NA
D20	IO_L14P_T2_AD4P_SRCC_35	2	35	NA	NA	HR	NA
C20	IO_L14N_T2_AD4N_SRCC_35	2	35	NA	NA	HR	NA
A21	IO_L15P_T2_DQS_AD12P_35	2	35	NA	NA	HR	NA
A22	IO_L15N_T2_DQS_AD12N_35	2	35	NA	NA	HR	NA
D22	IO_L16P_T2_35	2	35	NA	NA	HR	NA
C22	IO_L16N_T2_35	2	35	NA	NA	HR	NA
E21	IO_L17P_T2_AD5P_35	2	35	NA	NA	HR	NA
D21	IO_L17N_T2_AD5N_35	2	35	NA	NA	HR	NA
B21	IO_L18P_T2_AD13P_35	2	35	NA	NA	HR	NA
B22	IO_L18N_T2_AD13N_35	2	35	NA	NA	HR	NA
H19	IO_L19P_T3_35	3	35	NA	NA	HR	NA
H20	IO_L19N_T3_VREF_35	3	35	NA	NA	HR	NA
G19	IO_L20P_T3_AD6P_35	3	35	NA	NA	HR	NA
F19	IO_L20N_T3_AD6N_35	3	35	NA	NA	HR	NA
E19	IO_L21P_T3_DQS_AD14P_35	3	35	NA	NA	HR	NA
E20	IO_L21N_T3_DQS_AD14N_35	3	35	NA	NA	HR	NA
G20	IO_L22P_T3_AD7P_35	3	35	NA	NA	HR	NA
G21	IO_L22N_T3_AD7N_35	3	35	NA	NA	HR	NA
F21	IO_L23P_T3_35	3	35	NA	NA	HR	NA
F22	IO_L23N_T3_35	3	35	NA	NA	HR	NA
H22	IO_L24P_T3_AD15P_35	3	35	NA	NA	HR	NA
G22	IO_L24N_T3_AD15N_35	3	35	NA	NA	HR	NA
H18	IO_25_35	NA	35	NA	NA	HR	NA
A20	VCCO_35	NA	35	NA	NA	NA	NA
C16	VCCO_35	NA	35	NA	NA	NA	NA
D19	VCCO_35	NA	35	NA	NA	NA	NA
E22	VCCO_35	NA	35	NA	NA	NA	NA
F15	VCCO_35	NA	35	NA	NA	NA	NA
G18	VCCO_35	NA	35	NA	NA	NA	NA
H21	VCCO_35	NA	35	NA	NA	NA	NA

本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)

Xilinx

FPGA

Bank

Xilinx FPGA中HR、HD、HP bank说明的相关文章

FPGA同步复位和异步复位的区别以及设计处理

FPGA复位信号的设计处理同步复位同步复位同步复位信号跟触发器的时钟是同步的只有在时钟的跳变沿到来之后才会生效对应verilog代码如下这种写法会被编译器综合成同步复位 always posedge clk begin if r
FPGA实战--等精度频率测量

首先放置效果图本次试验中采用的是等精度测频率等精度测频的原理是产生一个1s的高电平在高电平中对被测方波进行计数所测得数字即该波形频率具体等精度测量原理请参考 http www elecfans com d 591858 html
Xilinx 7系列芯片选型手册的资源量怎么看

推荐阅读AMD官方文档该文档介绍了各种资源的具体含义链接 7 Series FPGAs Configurable Logic Block User Guide UG474 以XC7A35T为例 Logic Cells 逻辑单元对于7系
输入延时（Input Delay）与输出延时（Output Delay）

一设置输入延时 Input Delay 1 不同的路径需要使用不同的约束 2 输入延时的定义由下图可以看出Input Delay是以上游芯片的时钟发送沿为参考上游的输出数据到达FPGA的外部输入端口之间的延迟输入延迟 input d
libero-soc许可证申请和环境配置

环境 64位机在哪台电脑上安装libero soc 就用哪台电脑申请许可证 1 注册 https www microsemi co 在官网注册之后申请的许可证会发到注册时填写的邮箱 2 申请许可证 https www microsemi
在vhdl中生成随机整数

我需要在 vhdl 中生成 0 1023 之间的随机整数但是我在互联网上找不到这方面的好资源请问有人帮我吗下面是生成范围 0 1023 内均匀均匀分布的整数的示例请注意 floor必须在与最大值 1 相乘之后使用运算在本例中为
用python接收高速率的UDP数据包

我正在使用 python 来从 FPGA 接收 UDP 数据包流并尝试丢失尽可能少的数据包数据包速率从大约 5kHz 到一些 MHz 我们希望在特定时间窗口代码中的 acq time 内获取数据我们现在有这样的代码 BUFSIZE
Verilog、FPGA、统一寄存器的使用

我有一个问题关于我正在开发的 AGC SPI 控制器在我看来奇怪的行为它是用 Verilog 完成的针对的是 Xilinx Spartan 3e FPGA 该控制器是一个依赖外部输入来启动的 FSM FSM的状态存储在状态寄存器它没有
基于FPGA的简易BPSK和QPSK

1 框图 2 顶层 3 m generator M序列的生成输出速率为500Kbps 4 S2P是串并转换模块将1bit的m序列转换到50M时钟下的2bit M序列数据就有4个象限 5 my pll是生成256M的时钟作为载波因为s
异步FIFO设计之格雷码

目录二进制转格雷码格雷码转二进制相邻的格雷码只有1bit的差异因此格雷码常常用于异步fifo设计中保证afifo的读地址或写地址被写时钟或读时钟采样时最多只有1bit发生跳变在不考虑路径延时的情况下因为源数据读写地址
VHDL乘法器

library IEEE use IEEE STD LOGIC 1164 ALL entity Lab3 Adder1 is Port cin in STD LOGIC a in STD LOGIC VECTOR 3 downto 0 b
如何生成异步复位verilog总是阻塞凿子

Chisel 始终生成敏感度列表中仅包含时钟的块 always posedge clk begin end 是否可以将模块配置为使用异步重置并生成这样的始终块 always posedge clk or posedge reset begi
整合银行账户[已关闭]

Closed 此问题正在寻求书籍工具软件库等的推荐不满足堆栈溢出指南 help closed questions 目前不接受答案是否有任何 API 可以将银行帐户集成到 NET 应用程序中我希望为用户提供将银行对账单提取到我的软件
VHDL - PhysDesignRules：367

当我尝试从 VHDL 代码合成实现和生成程序文件时我收到警告当我尝试合成时出现此错误 WARNING Xst 647 Input
触发器在两个信号的边沿触发

我需要一个对两个不同信号的边缘做出反应的触发器像这样的东西 if rising edge sig1 then bit lt 0 elsif rising edge sig2 then bit lt 1 end if 这样的触发器是否存在或
您可以使用类 C 语言对 FPGA 进行编程吗？ [关闭]

Closed 这个问题正在寻求书籍工具软件库等的推荐不满足堆栈溢出指南 help closed questions 目前不接受答案在大学里我用类似 C 的语言编写了 FPGA 不过我也知道人们通常使用 Verilog 或 VHD
如何在Altera Quartus中生成.rbf文件？

什么是 rbf 文件以及如何在 Windows 上从 Quartus 输出文件 sof 生成它们 An RBF is a 原始二进制文件例如它代表原始数据这些数据将被加载到闪存中以便在上电时初始化 FPGA A SOF is an S
赋值语句中的“others=>'0'”是什么意思？

cmd register process rst n clk begin if rst n 0 then cmd r lt others gt 0 elsif clk event and clk 1 then cmd r lt end if
FPGA大输入数据

我正在尝试向 FPGA 发送 4 KB 字符串最简单的方法是什么是我正在使用的fpga的链接我正在使用 Verilog 和 Quartus 您的问题的答案在很大程度上取决于将数据输入 FPGA 的内容即使没有您需要遵守的特定协议 S
映射 MMIO 区域写回不起作用

我希望对 PCIe 设备的所有读写请求都由 CPU 缓存进行缓存然而它并没有像我预期的那样工作这些是我对回写 MMIO 区域的假设对 PCIe 设备的写入仅在缓存回写时发生 TLP 有效负载的大小是缓存块大小 64B 然而捕获的

随机推荐

Keil编译时无法生成axf文件

报错内容 xff1a Could not open file xxxx axf No such file or directory 解决办法 xff1a 魔法棒 gt User gt After Build gt Run 1 xff1a f
echarts和highcharts比较

echarts 国产 xff08 百度 xff09 xff1a highcharts 外产分版本收费 xff1a canvas特点 xff1a 依赖分辨率不支持事件处理器弱的文本渲染能力能够以 jpg png格式保存结果图像最适合
mysql 异步复制建立过程_深入了解MySQL主从复制的原理

欢迎微信关注 SH的全栈笔记 0 主从复制首先主从复制是什么 xff1f 简单来说是让一台MySQL服务器去复制另一台MySQL的数据 xff0c 使两个服务器的数据保持一致这种方式与Redis的主从复制的思路没有太大的出入如果你对R
在Docker中搭建 prometheus（普罗米修斯）这个大佬

在之前我们有使用Docker 搭建过一些常用的环境 xff0c 今天我们来搞一个更好玩 xff0c 听起来就很牛逼的东西普罗米修斯 xff08 prometheus xff09 这次我们的搭建方式还是和以前一样使用 docker comp
python isalpha函数用法_isalpha函数

一种函数 xff1a 判断字符ch是否为英文字母 xff0c 若为小写字母 xff0c 返回2 xff0c 若为大写字母 xff0c 返回1 若不是字母 xff0c 返回0 在标准c中相当于使用 isupper ch islower ch
javascript的二进制、八进制、十六进制表示和相互转换

进制的表示二进制0b开头八进制0o开头十六进制0x开头进制的转换 parseInt string radix 把radix进制的数转换为10进制 xff1b string为必需要被解析的字符串 radix为可选表示要解析的数字的
mapReduce详细工作流程

64 mapReduce详细工作流程 mapReduce详细工作流程面试的时候对mapreduce过程不是很熟悉 xff0c 写个文档记录分享一下工作流程读取指定目录下待处理文件 xff0c 假设数据大小为200M xff1b 在客户
Ubuntu20.04+ros-noetic-gazebo11和matlab联合仿真--simulink+gazebo（6）

1 根据博客这一篇 xff08 4 xff09 xff0c 把新的机械臂的urdf弄好 2 步骤如下 xff1a 修改meshes文件的地址 span class token operator lt span geometry span c
simulink+gazebo通信控制机械臂

1 这个博客实现了urdf在gazebo的整个实现过程 2 上述博客里面的模型乱飞问题需要修改urdf的关节速度 xff0c 因为速度过大 xff0c 模型发生了碰撞 xff0c 因此模型就乱飞 3 最近一段时间 xff0c 在调试gaze
学习TensrFlow 2 的随笔（四）张量tensor与数组numpy相互转换（一切转换收集）

数组转张量 import numpy as np import tensorflow as tf a 61 np ones 1 2 print a type a a 61 tf convert to tensor a dtype 61 fl
程序员基础知识（面试）

1 引用和指针的区别指针有自己的地址 xff0c 其存放的是变量的地址引用相当于这个变量的别名 xff0c 实质是引用对象的地址引用在定义时必须初始化 xff0c 且不能够改变指针定义时可以不初始化 xff0c 且其可以改变所指对象
全球摄像头镜头主要厂商（TOP 14）

全球摄像头镜头主要厂商 xff08 TOP 14 xff09 CMOS图像传感器市场在2018年达到155亿美元 xff0c 超过半导体市场总体营收的3 索尼 xff08 Sony xff09 与三星 xff08 Samsung xff09
PCB板表面处理镀金和沉金工艺的区别是什么

一 PCB板表面处理 PCB板的表面处理工艺包括 xff1a 抗氧化 xff0c 喷锡 xff0c 无铅喷锡 xff0c 沉金 xff0c 沉锡 xff0c 沉银 xff0c 镀硬金 xff0c 全板镀金 xff0c 金手指 xff0c 镍
TU-768与IT180A对比分析报告

http ishare iask sina com cn f buYxg6pcfcJ html
ARM Cortex-A系列（A53、A57、A73等）处理器性能分类与对比

在如今这个电子产品泛滥的年代 xff0c 仅仅靠品牌或是外观已经不足以辨别产品的优劣 xff0c 其内置的处理器自然也就成为了分辨产品是否高端的标准之一那么我们今天就不妨好好了解一下近几年来电子产品中较为主流的RAM处理器在这之前让我们
基于Xilinx FPGA XCZU9EG的L3自动驾驶深度学习平台

主芯片型号 xff1a XCZU9EG FFVB 1156计算性能 xff1a 峰值计算性能2 0TOPS FPGA 43 15000DMIPS xff08 ARM每秒运算15亿条指令集 xff09 主要应用场景 xff1a 深度学习视觉感
Leetcode: Palindrome Partitioning

Given a string s partition s such that every substring of the partition is a palindrome Return all possible palindrome p
大疆无人机飞行感知技术中各传感器作用

无人机的飞行感知技术主要有两个用途 xff1a 其一是提供给飞行控制系统 xff0c 由于飞行控制系统的主要功能是控制飞机达到期望姿态和空间位置 xff0c 所以这部分的感知技术主要测量飞机运动状态相关的物理量 xff0c 涉及的模块包括陀
大疆无人机飞控系统的原理、组成及各传感器的作用

以前 xff0c 搞无人机的十个人有八个是航空气动机械出身 xff0c 更多考虑的是如何让飞机稳定飞起来飞得更快飞得更高如今 xff0c 随着芯片人工智能大数据技术的发展 xff0c 无人机开始了智能化终端化集群化的趋势
Xilinx FPGA中HR、HD、HP bank说明

HR bankHP bankHD bank全称High RangeHigh PerformanceHigh Desity名称高范围bank高性能bank高密度bank电压范围1 2 3 3V1 0 1 8V1 2 3 3V接口速率支持高速

Xilinx FPGA中HR、HD、HP bank说明

Xilinx FPGA中HR、HD、HP bank说明 的相关文章

随机推荐

热门标签

Xilinx FPGA中HR、HD、HP bank说明的相关文章